一种干法刻蚀形成高深宽比CISDeep-PWellIMP掩模的工艺方法的探究

• 作者: 乔夫龙 耿金鹏 许鹏凯
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 集成电路制造 干刻刻蚀 CMOS图像传感器 fullwellcapacity 光素性能 high-aspect-ratio DeepP-wellIMP图案掩模 高深宽比 Tri-LayerPR/SiHM/SOC 像素压缩
• 年，卷（期）: 2018,（7）
• 所属期刊栏目: 工艺与制造
• 页码范围: 37-41
• 页数: 5页
• 分类号: TN405
• 字数: 2655字
• 语种: 中文
• DOI: 10.19339/j.issn.1674-2583.2018.07.010

摘要

为有效提升CIS(CMOS Image Sensor)器件的FWC(FullWellCapacity),需要将更高能量的DWPIMP注入到更小的spacepattern区,相比较单一的光刻胶,引入TRL(Tri-Layer:PR/SiHM/SOC)并使用干刻方法能有效地形成了high-aspect-ratio(高深宽比,>20)的图案掩模.其中,DPWIMP阻挡掩模可以做到更厚,约4.2μm,DPWpattern的space可以做到更小,约0.2μm.该工艺革新为后续deeperDPWIMP,pixelshrinking,同时提升CIS器件的FWC光素性能提供了可能,针对引入TRL的干刻工艺的主要建立过程予以技术说明.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	乔夫龙		1	0	0.0	0.0
2	耿金鹏		1	0	0.0	0.0
3	许鹏凯		1	0	0.0	0.0