基于FPGA的中断控制器设计

• 作者: 刘继平 吴志勇 郭元兴
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: FPGA 中断控制器 多外设系统 中断信号复用
• 年，卷（期）: 2018,（11）
• 所属期刊栏目: 工程与应用
• 页码范围: 2765-2769
• 页数: 5页
• 分类号: TP336
• 字数: 1822字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2018.11.040

摘要

中断属于CPU的稀缺资源,在多外设系统中可能存在CPU的中断管脚数量少于外设数量的情况,需要将多路中断信号复用.在FPGA上使用Verilog HDL语言设计了一种中断控制器,可将32路中断信号复用成1路中断信号,减少对CPU中断资源的占用.该中断控制器使用简单,无需CPU对其进行配置,并具备中断信号锁存功能,在CPU进入中断服务程序后或处于中断屏蔽状态时,能够继续接收外设的中断信号,避免了中断信号的丢失.该中断控制器已在实际项目中应用,经验证其工作稳定可靠,达到了预期效果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴志勇	中国电子科技集团公司第三十研究所	2	9	1.0	2.0
2	郭元兴	中国电子科技集团公司第三十研究所	10	22	3.0	4.0
3	刘继平	中国电子科技集团公司第三十研究所	3	5	1.0	2.0