基于FPGA的硬件加速系统

• 作者: 任卫欣
• 来源期刊: 电子制作
• 关键词: FPGA 深度卷积神经网络 图像识别 语音识别
• 年，卷（期）: 2018,（23）
• 所属期刊栏目: 电子基础
• 页码范围: 73-76
• 页数: 4页
• 字数: 3907字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-5059.2018.23.026

摘要

美国Xilinx公司首先在二十世纪八十年代推出FPGA(现场可编程门阵列),它是基于PAL、GAL、CPLD等可编程器件的深入研究后的产物.一般的可编程数字集成电路相对于FPGA来说,开发周期更长、可靠性相对不高,然而FPGA则具有良好的保密性及功能更加强大的特点,因此各个领域都有涉及到FPGA.深度卷积神经网络(DCNN)已被广泛应用于图像识别和语音识别等多种模式识别中.由于它们的计算复杂度,DCNN需要实现利用定制硬件加速器来满足性能和能量的要求.在本文中提出了一种基于FPGA的加速器架构,它利用了DCNN的并行算法.本文开发了分析可行性和性能评估模型,考虑到各种设计和平台参数.我们还提出了一种设计空间探索算法,以获得在给定平台上具有最高性能的实现.模拟结果与现实生活中的DCNN表明,这款加速器在竞争中脱颖而出.最值得注意的是,我们的加速器比在同一FPGA设备上的最先进的DCNN加速器运行快1.9倍.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	任卫欣		1	2	1.0	1.0