逻辑分析仪高速采集系统的设计与实现

• 作者: 吕增强 王励 田万里
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 逻辑分析仪 采集系统 采样率 数据采集
• 年，卷（期）: 2018,（21）
• 所属期刊栏目: 数据采集及信号处理
• 页码范围: 71-74
• 页数: 4页
• 分类号: TN919.5
• 语种: 中文
• DOI: 10.19651/j.cnki.emt.1801821

摘要

随着混合信号示波器中包含逻辑分析仪功能,对逻辑分析仪采集系统的采样率提出了更高要求.基于混合信号示波器平台,设计与实现了逻辑分析仪高速采集系统,采样率达2.5 GSa/s.鉴于逻辑分析仪数据只表示高低两状态,使用FPGA就能快速实现高低电平的数字化.基于FPGA强大的数据处理功能,把每个通道信号分作两路输入,使用625 MHz时钟分别对每一路进行双沿采样,然后拼接数据,可以实现2.5 GSa/s采样率,给出了具体方案.同时,详细介绍了采集系统的FPGA采集控制、数据采集控制流程、数据读取与绘制波形等设计与实现,最后在测试中予以验证.