基于FPGA的多功能数字钟的设计与实现

• 作者: 吴小红
• 来源期刊: 电子测试
• 关键词: VHDL语言 QuartusII FPGA 数字钟
• 年，卷（期）: 2018,（22）
• 所属期刊栏目: 设计与研发
• 页码范围: 19-20,22
• 页数: 3页
• 字数: 2345字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2018.22.006

摘要

本设计采用了硬件描述语言VHDL编写代码,在QuartusII软件环境下,采用层次化设计与模块化的方法,基于FPGA的设计了多功能数字钟.多功能数字钟由分频器模块、时钟计数模块、校时控制模块、整点报时与音乐演奏模块、数据选择模块、译码显示模块,数字跑表模块构成.经过程序编译和模块仿真,在实验板上下载验证,该系统可以完成时、分、秒的正常显示,通过按键切换功能模式,进入闹钟时间设定、校时、数字跑表模式.可以手动调整时间,设定闹钟及数字跑表计时.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴小红	甘肃政法学院公安技术学院	15	23	3.0	4.0