基于FPGA的异步串行通信波特率容错设计

• 作者: 孙少华 屈盼让 李庆楠 肖鹏
• 来源期刊: 电子测试
• 关键词: FPGA 异步串行通信 波特率容错
• 年，卷（期）: 2018,（7）
• 所属期刊栏目: 网络与信息工程
• 页码范围: 86-87,93
• 页数: 3页
• 字数: 1901字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2018.07.041

摘要

本文简单介绍了以FPGA为硬件平台的下位机与上位机(CPU)通信的异步串行通信系统.由于异步串行通信的不确定性以及干扰等原因,FPGA在接收串行数据时可能会出现数据采样异常的情况,设计一种通用的异步串行通信数据采样方法,可以提高串行通信数据采样波特率的容错,提高串行通信的可靠性.以UART RS422通信为例,采用硬件描述语言设计串行通信数据采样程序,设计异步串行通信实验进行验证,结果验证了异步串行通信的波特率容错性和通信可靠性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖鹏		4	8	2.0	2.0
2	李庆楠		3	2	1.0	1.0
3	屈盼让		4	3	1.0	1.0
4	孙少华		2	2	1.0	1.0