基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
延迟锁相环在集成电路中有着广泛的应用,能够实现不同时钟的相位同步和占空比校正的功能.本文首先分析了延迟锁相环的基本工作原理,并基于锁相环在锁定过程中容易出现过冲问题,通过增加可配置计数器电路,优化延迟锁相环系统,提出了一种防止错误过多的更新而产生过冲的延迟锁相环.
推荐文章
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种实现快速锁定的锁相环的研究
模拟集成电路
鉴频鉴相器
电荷泵
压控振荡器(VCO)
锁相环(PLL)
快速锁定
一种全数字锁相环的设计与应用
现场可编程逻辑阵列(FPGA)
全数字式锁相环(ADPLL)
平滑源切换
稳态相差
锁定时间
一种改进的全数字锁相环设计
全数字锁相环(ADPLL)鉴频器异或门鉴相器(XOR-PD)鉴频鉴相器(PFD)
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种改进结构的延迟锁相环
来源期刊 电子世界 学科
关键词 延迟锁相环 逻辑控制 延迟链 鉴相器
年,卷(期) 2018,(10) 所属期刊栏目 探索与观察
研究方向 页码范围 73,75
页数 2页 分类号
字数 1207字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 蒋强 5 0 0.0 0.0
2 耿献忠 4 0 0.0 0.0
3 陈婷 6 0 0.0 0.0
4 龙晓东 4 0 0.0 0.0
5 薛小飞 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2018(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
延迟锁相环
逻辑控制
延迟链
鉴相器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子世界
半月刊
1003-0522
11-2086/TN
大16开
北京市
2-892
1979
chi
出版文献量(篇)
36164
总下载数(次)
96
论文1v1指导