基于FPGA的数据编码电路设计

• 作者: 刘宇朝 姚秋瑞 李鑫 黄海生
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 半导体技术 数据编码 Verilog HDL FPGA
• 年，卷（期）: 2019,（2）
• 所属期刊栏目: 基金项目
• 页码范围: 25-28
• 页数: 4页
• 分类号: TP331.2
• 字数: 2605字
• 语种: 中文
• DOI: 10.13274/j.cnki.hdzj.2019.02.006

摘要

在数据传输系统中, 数据在传输的过程里会存在一些冗余信息, 而且传输的数据需要预先进行编码处理.针对数据传输过程中的问题, 文中设计了一种数据编码电路.该电路能将接收到的数据以四种不同的编码方式发送出去, 而且可以将传输数据中的冗余信息去除.该数据编码电路通过Vivado硬件仿真平台进行仿真验证, 使用Xilinx ZedBoard FPGA开发板来实现.实验结果表明, 本方案合理地使用了片上资源, 在满足电路在时序与功耗上的要求的同时, 也满足了功能上的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄海生	西安邮电大学电子工程学院	57	146	6.0	9.0
2	李鑫	西安邮电大学电子工程学院	25	50	4.0	6.0
3	姚秋瑞	西安邮电大学电子工程学院	3	1	1.0	1.0
4	刘宇朝	西安邮电大学电子工程学院	2	1	1.0	1.0