工业物联网中的缓冲内存管理设计与实现

• 作者: 吴超 徐伟强 朱升宏 王成群 贾宇波
• 来源期刊: 物联网学报
• 学科: 工学
• 关键词: 工业物联网 现场可编程逻辑门阵列 同步动态随机存储器 内存管理
• 年，卷（期）: 2019,（1）
• 所属期刊栏目: 理论与技术
• 页码范围: 60-64
• 页数: 5页
• 分类号: TP393
• 字数: 2408字
• 语种: 中文
• DOI: 10.11959/j.issn.2096-3750.2019.00088

摘要

针对工业物联网高速通信中出现流量堵塞如何高效存储的问题,引入了内存管理的方法.在研究同步动态随机存储器(SDRAM)存储原理的基础上,设计了一种基于现场可编程逻辑门阵列(FPGA)的SDRAM分区内存管理系统.采用FPGA作为主控制器,将SDRAM分成索引区和数据区两部分,为了方便内存管理,进一步将SDRAM数据区分成若干个1 kB大小相同的内存块,实现通过索引读写数据的目的.仿真结果表明,该内存管理系统配合FIFO(first input first output)的使用,可以有效解决在高速通信中出现流量堵塞后从SDRAM中读取多条数据帧造成数据错乱等不可靠问题,提高了通信系统的稳定性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	贾宇波	浙江理工大学信息学院	60	235	9.0	14.0
2	徐伟强	浙江理工大学信息学院	27	185	9.0	13.0
3	王成群	浙江理工大学信息学院	10	14	2.0	3.0
4	朱升宏		3	1	1.0	1.0
5	吴超	浙江理工大学信息学院	3	1	1.0	1.0