基于FPGA的极化码半平行CA-SCL译码器设计

• 作者: 仰枫帆 王美芹 赵春丽
• 来源期刊: 舰船电子工程
• 学科: 工学
• 关键词: 极化码 CA-SCL译码器 半平行结构 FPGA
• 年，卷（期）: 2019,（3）
• 所属期刊栏目: 通信技术与数据传输
• 页码范围: 62-67,151
• 页数: 7页
• 分类号: TN911
• 字数: 3552字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9730.2019.03.015

摘要

极化码(Polar Codes,PC)是一种在理论上能达到香农极限的纠错编码技术,其受到广泛学者的研究.传统的连续删除(Successive Cancelation,SC)译码算法在有限的情况下性能较差,学者对其优化,提出了公认具有较好性能的CA-SCL算法.为了该算法在硬件实现中取得译码性能与硬件译码复杂度的平衡,使用Quartus II设计了基于FPGA的半平行CA-SCL极化码译码器,此设计实现了较小的硬件资源占用率及较高的吞吐率.最后使用Matlab从量化与未量化来验证该算法优异的译码器性能.设计码长为1024,码率为1/2,列表宽度L=32的极化码CA-SCL译码算法.译码器在150MHz的工作频率下的吞吐率可达到25.6Mbps,资源占用率仅为7%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仰枫帆	南京航空航天大学电子信息工程学院	47	108	6.0	7.0
2	王美芹	南京航空航天大学电子信息工程学院	1	0	0.0	0.0
3	赵春丽	南京航空航天大学电子信息工程学院	1	0	0.0	0.0