基于码密度的高精度时间数字转换器设计

• 作者: 张青松 徐光辉 李娜
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: FPGA TDC CARRY4 延迟线
• 年，卷（期）: 2019,（4）
• 所属期刊栏目: 工程与应用
• 页码范围: 1015-1019
• 页数: 5页
• 分类号: TN792
• 字数: 2918字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2019.04.044

摘要

采用基于码密度的技术实现了一种基于FPGA xilinx7系列芯片的高精度时间数字转换器(TDC)系统,包括精密时间测量模块、数据校准系统、粗测量模块以及逻辑控制模块.设计该系统的关键部分在于底层硬件(FPGA)资源中存在的大量延时单元,并且该系统要求延时单元有一定的稳定性.利用FPGA芯片底层自带的CARRY4模块,构造了由64个快速进位链(CARRY4)组成的延迟链系统.此外,利用码密度的优点,解决特殊进位链延时单元带来的非线性问题.该方法可以有效地消除由于布局布线所带来的实际误差.通过实验表明,利用该方法可以准确地反映延迟单元在实际中运用中的时间分布,降低积分非线性和微分非线性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李娜	陆军工程大学研究生院	2	1	1.0	1.0
2	徐光辉	陆军工程大学研究生院	2	1	1.0	1.0
3	张青松	陆军工程大学研究生院	1	1	1.0	1.0