一种全并行LDPC译码器及FPGA实现方法

• 作者: 茅迪
• 来源期刊: 现代导航
• 学科: 工学
• 关键词: LDPC码 并行译码 最小和算法 FPGA实现
• 年，卷（期）: 2019,（5）
• 所属期刊栏目: 专题研讨
• 页码范围: 362-367
• 页数: 6页
• 分类号: TN911
• 字数: 3855字
• 语种: 中文

摘要

低密度校验(Low-Density Parity-Check)码作为迄今为止性能接近香农限的前向纠错码(FEC)之一,在无线通信、卫星通信和无线网络技术等领域获得了广泛的应用.随着5G技术的发展,通信系统对传输速率的需求逐渐增加,更高的传输速率对LDPC译码器的吞吐量提出了更高的要求.本文给出了一种全并行LDPC译码器设计,并采用理论分析和仿真结果分析相结合的方法,对LDPC码的并行译码方法进行了研究,给出了全并行译码器的FPGA实现方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	茅迪	中国电子科技集团公司第二十研究所	3	4	1.0	2.0