一种高性能并行计算架构的FPGA实现

• 作者: 吴明钦 钟瑜
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 并行计算 多线程 操作系统 可重构计算
• 年，卷（期）: 2019,（7）
• 所属期刊栏目: 电子与信息工程
• 页码范围: 829-835
• 页数: 7页
• 分类号: TN802|TP331.2
• 字数: 5259字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893x.2019.07.014

摘要

针对传统的现场可编程门阵列(Field Programmable Gate Array,FPGA)开发方法效率低、不能充分利用芯片逻辑资源等问题,提出了一种高性能并行计算架构.设计了统一的软件、硬件编程模型,并提供FPGA操作系统层级的支持,将部分可重构技术应用于硬件线程的开发,使该架构具备资源管理和复用的能力.同时还设计了软件、硬件协同开发的流程.在开发板ZC702上进行了设计验证,评估了架构的额外资源消耗情况,并以排序算法为例展示了该架构多线程设计的灵活性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钟瑜		7	30	3.0	5.0
2	吴明钦		3	4	1.0	2.0