一种基于异构计算平台的FPGA动态重配置方法

• 作者: 王博
• 来源期刊: 电子质量
• 关键词: 嵌入式异构计算 串行RapidIO FPGA 动态重配置
• 年，卷（期）: 2019,（1）
• 所属期刊栏目: 专业测试
• 页码范围: 23-29
• 页数: 7页
• 分类号: TP391.1
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2019.01.006

摘要

通过对异构计算技术的研究,该文提出了嵌入式异构计算模型,实际构建了由多类异构处理机作为计算资源并通过串行RapidIO高速交换总线互连的嵌入式异构计算平台,实现了一种基于该异构计算平台的FPGA动态重配置方法.基于FPGA专用逻辑,设计了使用SWRITE和NREAD事务的DMA数据传输以及使用DOORBELL的消息传递功能,实现了FPGA专用逻辑与主控制处理机间的RapidIO高速互连,为异构计算组件间高速数据传输和FPGA动态重配置技术提供支持.然后,在FPGA逻辑中实现快速傅里叶变换算法并对其进行了动态重配置设计,满足多计算任务对功能与资源的需求.最后,分别对串行RapidIO数据传输性能、加速效率和部分重配置耗时进行了测试,结果表明串行RapidIO传输性能优良、基于FPGA的专用逻辑相对高性能处理器加速效果明显、动态重配置耗时较短,较好满足了任务需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王博		1	0	0.0	0.0