作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着模数和数模转换芯片采样率的不断提高,其传输形式也由并行的低电压差分信号(LVDS)向高速串行接口JESD204转换,本文基于JESD204B接口协议,使用高速数模转换器(DAC)芯片AD9164,同时集成电源转换和时钟控制电路,最终形成标准的单宽度FPGA夹层卡(FMC).本子板可以集成到各种具有FMC接口的FPGA载板上,有利于模块的重构.1GHz带宽信号的测试结果显示,该子板具有高的无杂散动态范围和低的带内幅度起伏.
推荐文章
采用并行8b/10b编码的JESD204B接口发送端电路设计
JESD204B
8b/10b编码
并行编码
接口系统
基于JESD204B的高速串行数据收发接口设计
高速串行协议
JESD204B
数据传输接口设计
FPGA
模数/数模转换器
基于JESD204B协议的数据采集接口设计与实现
JESD204B
高速串行协议
GTX
数据采集
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于JESD204B的高速波形产生FMC子板设计
来源期刊 电子测试 学科
关键词 JESD204B 波形产生 AD9164 无杂散动态范围
年,卷(期) 2019,(18) 所属期刊栏目 设计与研发
研究方向 页码范围 23-24,27
页数 3页 分类号
字数 1813字 语种 中文
DOI 10.3969/j.issn.1000-8519.2019.18.009
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈照 中国电子科技集团公司第三十八研究所 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
JESD204B
波形产生
AD9164
无杂散动态范围
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测试
半月刊
1000-8519
11-3927/TN
大16开
北京市100098-002信箱
82-870
1994
chi
出版文献量(篇)
19588
总下载数(次)
63
总被引数(次)
36145
论文1v1指导