基于VHDL语言的作息时间控制器设计

• 作者: 林振宇 梁耀升
• 来源期刊: 机电信息
• 关键词: EDA VHDL语言 Quartus_Ⅱ 作息时间控制器
• 年，卷（期）: 2019,（14）
• 所属期刊栏目: 电气工程与自动化
• 页码范围: 5-6
• 页数: 2页
• 字数: 449字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-0797.2019.14.002

摘要

针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁耀升	三峡大学电气与新能源学院	4	1	1.0	1.0
2	林振宇	三峡大学电气与新能源学院	1	0	0.0	0.0