一种19.6～27.8 GHz宽带低噪声锁相环设计

• 作者: 朱耀辉 武锦 袁晓伟 郑旭强
• 来源期刊: 中国测试
• 学科: 工学
• 关键词: 微电子学与固体电子学 锁相环 分频器 相位噪声
• 年，卷（期）: 2020,（8）
• 所属期刊栏目: 测试仪器
• 页码范围: 94-100
• 页数: 7页
• 分类号: TN911.8
• 字数: 4219字
• 语种: 中文
• DOI: 10.11857/j.issn.1674-5124.2020040044

摘要

为给超高速数模转换器提供稳定的时钟信号,该文基于TSMC 40 nm CMOS工艺设计一款宽带低噪声的锁相环芯片.该芯片设计由二分频和计数器构成的分频器电路,减小吞脉冲带来的时钟抖动,从而优化噪声性能;此外,设计3位差分开关电容阵列,实现宽范围调谐的同时确保相邻调谐区间互相重叠,从而避免工艺误差导致的调谐盲区;最后还设计三阶环路滤波器及改进型差分电荷泵的电路.仿真结果表明,该锁相环具有19.6～27.8 GHz的宽带调谐范围,整体功耗为30 mW,输出频率频偏1 MHz处的相位噪声为–95.6 dBc/Hz.与其他文献的锁相环对比,在其他指标相当的前提下,该锁相环在调谐范围上具有先进性,可作为高性能的时钟信号.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	武锦	中国科学院微电子研究所	18	35	3.0	5.0
5	朱耀辉	中国科学院微电子研究所	1	0	0.0	0.0
9	袁晓伟	中国科学院微电子研究所	1	0	0.0	0.0
13	郑旭强	中国科学院微电子研究所	3	0	0.0	0.0