基于LVDS的并行高速AD接口逻辑设计与实现

• 作者: 杨富华 汪弈舟 饶嘉成 马栋梁 黄明
• 来源期刊: 工业技术创新
• 学科: 工学
• 关键词: 高速AD 数据时钟同步 LVDS FPGA 数据采集
• 年，卷（期）: 2020,（4）
• 所属期刊栏目: 智能化
• 页码范围: 58-62
• 页数: 5页
• 分类号: TP311
• 字数: 2258字
• 语种: 中文
• DOI: 10.14103/j.issn.2095-8412.2020.04.011

摘要

随着高速AD在电子测量、宽带通信等领域的广泛应用,FPGA与高速AD的接口设计成为关键和难点,其性能影响应用功能的实现.基于FPGA驱动,实现了LVDS并行ADC配置方案以及时钟数据的时序同步;采用Xilinx XC7A200T芯片和HMCAD1520 AD芯片,实现了250 Msps×14 Bit×2通道的采集设计.逻辑仿真结果验证了设计的合理性,实际板卡测试正确.该系统接口逻辑简单,通用扩展性强,可为并行LVDS驱动高速AD数据采集设计提供有效可行的参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄明		47	68	5.0	6.0
2	汪弈舟		15	16	2.0	3.0
3	马栋梁		4	1	1.0	1.0
4	饶嘉成		2	0	0.0	0.0
5	杨富华		2	0	0.0	0.0