一种多接口电平输出频率综合器设计

• 作者: 张佳俊 王少斌 苏淑靖 韩文革
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 频率综合器 接口电平 锁相环 FPGA 共差模电压
• 年，卷（期）: 2020,（1）
• 所属期刊栏目: 固态电子器件及材料
• 页码范围: 30-33
• 页数: 4页
• 分类号: TN98
• 字数: 2203字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2020.01.007

摘要

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器.通过锁相环芯片产生1.6 GHz～3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出.选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025％,转换电平的电压值误差最大为3.268 mV,满足系统设计要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	苏淑靖	中北大学电子测试技术重点实验室	52	289	9.0	14.0
2	张佳俊	中北大学电子测试技术重点实验室	3	1	1.0	1.0
3	韩文革	中北大学电子测试技术重点实验室	4	6	1.0	2.0
4	王少斌	中北大学电子测试技术重点实验室	6	4	1.0	1.0