一种适用于概率LDPC译码器的双路更新边缘存储器

• 作者: 吴廷勇 林于敬
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 概率LDPC译码器 边缘存储器 锁存问题 双路更新
• 年，卷（期）: 2020,（1）
• 所属期刊栏目: 电子与信息工程
• 页码范围: 92-96
• 页数: 5页
• 分类号: TN911.22
• 字数: 2679字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893x.2020.01.016

摘要

针对采用传统边缘存储器结构的概率低密度奇偶校验(Low Density Parity Check,LDPC)译码器中仍存在锁存问题的现象,借鉴全并行Turbo译码器中的多路更新策略,提出了一种增强的变量节点和校验节点双路更新边缘存储器结构.利用双路更新结构引入的增强随机选择特性,可以显著降低概率迭代译码过程中的锁存现象.仿真分析表明,相比于单路更新结构,采用双路更新边缘存储器结构的概率LDPC译码器能够在误比特率接近10-4量级处获得0.4 dB左右的译码性能增益,同时也能够显著降低迭代译码周期数量,提升译码速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴廷勇	电子科技大学通信抗干扰技术国家级重点实验室	14	99	6.0	9.0
2	林于敬	电子科技大学通信抗干扰技术国家级重点实验室	1	0	0.0	0.0