基于FPGA的随机衰落及硬件实时统计实现

• 作者: 廖志忠 戴政 朱秋明 杨志强 陈小敏
• 来源期刊: 航空兵器
• 学科: 工学
• 关键词: 信道模型 FPGA 幅值分布 莱斯衰落 阴影衰落
• 年，卷（期）: 2020,（2）
• 所属期刊栏目: 试验验证技术
• 页码范围: 71-76
• 页数: 6页
• 分类号: TN919
• 字数: 3279字
• 语种: 中文
• DOI: 10.12132/ISSN.1673-5048.2018.0077

摘要

针对传统信道模型仅对多径衰落进行统计建模的问题,建立了路径损耗、阴影衰落、莱斯(Rice)衰落和瑞利(Rayleigh)衰落等多种信道衰落模型,提出并实现了一种基于现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)的无线信道衰落实时模拟方法,该方法可精确复现瑞利、莱斯和阴影衰落等随机衰落.在此基础上,设计实现了一种硬件实时统计随机信号幅值分布的辅助方法.硬件实测结果表明,基于本文方法输出的信道衰落幅值分布、硬件实时统计结果均与理论分布吻合,有效验证了本文信道衰落模拟和硬件实时统计方法的有效性.因此,该方法可用于辅助模拟真实传播环境对无线信号的随机衰落影响.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈小敏		74	158	5.0	8.0
2	朱秋明		95	221	6.0	10.0
3	廖志忠		26	224	7.0	14.0
4	戴政		2	0	0.0	0.0
5	杨志强		5	1	1.0	1.0