SDH中E1支路的去同步电路设计

• 作者: 姚秋瑞 李鑫 王雪 黄海生
• 来源期刊: 光通信技术
• 学科: 工学
• 关键词: 同步数字体系 自适应滤波器 数字锁相环 抖动
• 年，卷（期）: 2020,（1）
• 所属期刊栏目: 系统与电路设计
• 页码范围: 31-34
• 页数: 4页
• 分类号: TN492
• 字数: 2974字
• 语种: 中文
• DOI: 10.13921/j.cnki.issn1002-5561.2020.01.008

摘要

在同步数字体系(SDH)中,定位过程中的指针调整会使输出信号产生较大的抖动,为保证信号的质量,提出一种用于SDH中E1支路接收端的去同步电路.该电路由自适应滤波器和中等带宽的二阶数字锁相环(PLL)组成.PLL中的数控振荡器由串行累加器和双模分频器组成,采用鉴频鉴相并置的方法,并使用了数字滤波器.通过建立数学模型,对其工作过程及输出抖动进行分析.实验结果表明其性能指标可以满足ITU-T的相关标准.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄海生	西安邮电大学电子工程学院	57	146	6.0	9.0
2	李鑫	西安邮电大学电子工程学院	25	50	4.0	6.0
3	王雪	西安邮电大学电子工程学院	5	7	1.0	2.0
4	姚秋瑞	西安邮电大学电子工程学院	3	1	1.0	1.0