基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一款基于PCIe Gen3接口、用于服务器以及数据中心的网络加速板卡的硬件设计方案.硬件是由PCIe Gen3×8以及8个zSFP+28 Gbps串行通道互连系统的光模块堆叠而成,使用了Xilinx公司的KintexUltraScale+器件.硬件最高可以支持200 G(8×25 G)光通信的网络加速.提供了200 G网络加速卡系统时钟以及电源的设计方案,并对BGA芯片扇出至PCIe端以及zSFP+光模块端传输线进行仿真,验证了背钻技术在M6高频板材下能够满足25 GHz高速信号的设计需求.
推荐文章
基于DirectX的图形加速卡性能测试系统设计
立即模式
纹理过滤
单通道多纹理融合
帧速
基于可编程逻辑器件的数字电路设计
可编程器件
计数器
数字电路
VHDL
数字集成电路设计中的硬件加速验证技术
验证
硬件加速验证技术
仿真器
数字集成电路设计
基于FPGA的硬件测试电路设计
硬件电路
测试技术
FPGA
仿真测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于Kintex UltraScale+器件的200 G网络加速卡硬件电路设计
来源期刊 电子测量技术 学科 工学
关键词 200 G网络加速卡 信号完整性 PCIe zSFP+ S参数
年,卷(期) 2020,(13) 所属期刊栏目 研究与设计
研究方向 页码范围 13-18
页数 6页 分类号 TN915.61
字数 语种 中文
DOI 10.19651/j.cnki.emt.2004371
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (27)
共引文献  (1)
参考文献  (15)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(3)
  • 参考文献(1)
  • 二级参考文献(2)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(2)
  • 参考文献(1)
  • 二级参考文献(1)
2012(6)
  • 参考文献(0)
  • 二级参考文献(6)
2013(3)
  • 参考文献(2)
  • 二级参考文献(1)
2014(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(4)
  • 参考文献(0)
  • 二级参考文献(4)
2016(7)
  • 参考文献(3)
  • 二级参考文献(4)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(4)
  • 参考文献(1)
  • 二级参考文献(3)
2019(5)
  • 参考文献(4)
  • 二级参考文献(1)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
200 G网络加速卡
信号完整性
PCIe
zSFP+
S参数
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
总被引数(次)
46785
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导