数字芯片有效门限电压延时的分析及创新实验

• 作者: 谢佳明 谢鹤龄 金建辉
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 数字芯片 有效门限电压 延时
• 年，卷（期）: 2020,（8）
• 所属期刊栏目: 基金项目
• 页码范围: 65-68,73
• 页数: 5页
• 分类号: TM133
• 字数: 3510字
• 语种: 中文
• DOI: 10.13274/j.cnki.hdzj.2020.08.013

摘要

实际数字芯片中引起各管脚响应的电压存在差异,即各管脚的有效门限电压不一致,造成当同一信号同时输入芯片不同管脚时,各管脚响应不同步,后响应的相较于先响应的存在延时,这就是数字芯片有效门限电压延时.现有理论教材及仿真软件皆未考虑此类延时,但该客观存在的延时可简化电路设计及实现创新性实验.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	金建辉	昆明理工大学信息工程与自动化学院	18	29	4.0	4.0
2	谢佳明	昆明理工大学信息工程与自动化学院	3	0	0.0	0.0
3	谢鹤龄	昆明理工大学信息工程与自动化学院	3	0	0.0	0.0