Lite寄存器模型的设计与实现

• 作者: 晁张虎 李梦君 欧国东 潘国腾
• 来源期刊: 计算机应用
• 学科: 工学
• 关键词: 寄存器模型 验证 Python 测试用例 性能分析
• 年，卷（期）: 2020,（5）
• 所属期刊栏目: 先进计算
• 页码范围: 1369-1373
• 页数: 5页
• 分类号: TP368
• 字数: 5200字
• 语种: 中文
• DOI: 10.11772/j.issn.1001-9081.2019091674

摘要

针对集成电路规模扩大、片内寄存器数量激增,导致验证难度加大的问题,提出一种轻量级寄存器模型.首先,设计精简的底层结构,配合参数化设置减少寄存器模型在运行时的内存消耗;然后,分析模块级、系统级等不同层次的寄存器验证需求,使用SystemVerilog语言实现验证所需的各项功能;最后,开发内建测试用例和寄存器模型自动生成工具,缩短寄存器模型所处验证环境的建立时间.实验结果表明,在运行时内存消耗方面,该寄存器模型为通用验证方法学(UVM)寄存器模型的21.65％;在功能方面,可应用于传统的UVM验证环境和非UVM验证环境,对25类寄存器的读写属性、复位值、后门访问路径等功能进行检查.该轻量级寄存器模型在工程实践中拥有良好的通用性和灵活性,满足寄存器验证需求,能有效提高寄存器验证的效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	潘国腾	国防科技大学计算机学院	7	20	2.0	4.0
2	李梦君	国防科技大学计算机学院	21	193	8.0	13.0
3	欧国东	国防科技大学计算机学院	7	19	2.0	4.0
4	晁张虎	国防科技大学计算机学院	1	0	0.0	0.0