一种12位500MS/s电流舵DAC的设计

• 作者: 戴澜 闫强强
• 来源期刊: 机电信息
• 关键词: 电流舵DAC 带隙基准 电流源 SFDR
• 年，卷（期）: 2020,（15）
• 所属期刊栏目: 设计与分析
• 页码范围: 142-144
• 页数: 3页
• 字数: 1457字
• 语种: 中文

摘要

基于中芯国际SMIC0.18μm标准CMOS 1P6M工艺,在Cadence EDA平台下设计完成了一款12位、采样率500 MHz的电流舵DAC.电路主体结构采用5+3+4的分段方式,其中模拟部分采用3.3 V电源供电,数字部分采用1.8 V供电,满量程电流20 mA,单端负载为25Ω,在时钟信号500 MHz、输入信号1.586914 MHz的条件下,测得SFDR为91 dB,电路的INL为±0.25 LSB、DNL为±0.15 LSB,整体功耗为75.6 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戴澜	北方工业大学信息学院	49	87	4.0	8.0
2	闫强强	北方工业大学信息学院	2	0	0.0	0.0