28nm NMOSFET器件漏电的研究与优化

• 作者: 勾鹏 王海涛 周晓君 刘巍 田明
• 来源期刊: 集成电路应用
• 关键词: 集成电路制造 NMOSFET 器件 漏电 LDD离子注入
• 年，卷（期）: 2020,（5）
• 所属期刊栏目: 工艺与制造|Process and Fabrication
• 页码范围: 31-33
• 页数: 3页
• 分类号: TN405
• 语种: 中文
• DOI: 10.19339/j.issn.1674-2583.2020.05.010

摘要

随着MOSFET器件尺寸不断缩小,短沟道器件的漏电越来越严重,导致芯片的发热现象更严重,极大降低了芯片的可靠性.基于HLMC 28 nm低功耗逻辑平台,研究了轻掺杂漏(LDD)流程中离子注入工艺条件对NMOSFET器件漏电的影响及物理机制.实验结果表明,通过优化口袋及预非晶化离子注入条件,可以显著改善器件漏电.同时借助半导体工艺及器件仿真工具TCAD,进一步研究了NMOSFET器件的漏电机理,与实验结果得到了很好的吻合.