基于FPGA的可配置神经网络硬件设计

• 作者: 张旭欣 王钰 訾晶 金婕
• 来源期刊: 传感器与微系统
• 学科: 工学
• 关键词: 现场可编程门阵列 卷积神经网络 计算阵列 片上内存 高层次综合
• 年，卷（期）: 2020,（12）
• 所属期刊栏目: 设计与制造
• 页码范围: 92-95
• 页数: 4页
• 分类号: TP391
• 语种: 中文
• DOI: 10.13873/J.1000-9787(2020)12-0092-04

摘要

利用现场可编程门阵列(FPGA)器件可配置的优势,在FPGA上实现卷积神经网络,将训练后的网络参数按层、分块存放在FPGA的片上内存中,针对每层网络配置独立的计算阵列.利用高层次综合工具以及C++作为设计语言,调整优化硬件结构的设计,最后以CIFAR10数据集验证新结构的设计,将原有结构的图像分类效率提高了31％,同时降低了硬件资源占用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	金婕		23	28	2.0	4.0
2	王钰		3	0	0.0	0.0
3	訾晶		3	0	0.0	0.0
4	张旭欣		3	0	0.0	0.0