基于RISC-Ⅴ处理器的物联网芯片设计

• 作者: 褚银菲 邵娴
• 来源期刊: 电子测试
• 关键词: 物联网 智能芯片设计 RISC-Ⅴ 人工神经网络 并行设计
• 年，卷（期）: 2020,（11）
• 所属期刊栏目: 网络与信息工程
• 页码范围: 82-84
• 页数: 3页
• 字数: 1484字
• 语种: 中文

摘要

物联网中智能终端设备的数量不断增加会导致网络瘫痪以及反应迟钝,为解决上述问题,提出了具备智能感知和数据处理能力的智能终端核心芯片设计方案.该方案采用IP核复用的方法,以RISC-Ⅴ开源处理器核为基础,并采用人工神经网络固有的并行性实现ANN硬件加速,并根据网络规模的大小动态调整PE单元,从而实现物联网传输速度和能耗之间的平衡.实验结果表明,相对于其他的ANN执行,本方案可实现64.25倍的速度提升.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵娴		1	0	0.0	0.0
2	褚银菲		1	0	0.0	0.0