原文服务方: 现代电子技术       
摘要:
针对广播频段信道数量较多、信道带宽较窄的场景,给出一种基于乘法器复用的信道化接收机的高效FPGA实现方案,并详细说明了信道化处理模块.方案采用流水线结构,复用较少的乘法器,完成所有信道的信道化处理,解决了信道数量众多时乘法器使用过多的问题.不仅能够保证处理的实时性,还大大减少了信道化接收算法硬件实现中的关键资源.最后通过硬件仿真,验证了该信道化处理模块仅需要复用8个复数乘法器IP核即可完成128个信道的多相滤波.例化并使用2个信道化处理模块即可完成广播频段的信道化处理,并运行在102.4 MHz的系统时钟频率下.
推荐文章
基于FPGA的16位乘法器设计与实现
16位乘法器
Verilog HDL
Modelsim
仿真
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
基于FPGA的高速流水定点乘法器的设计
高速流水定点乘法器
Virtex器件
FPGA
一种浮点乘法器的参数化设计
参数化设计
浮点乘法器
可重配置
IP核
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于乘法器复用的信道化接收机的设计与应用
来源期刊 现代电子技术 学科
关键词 信道化接收机 乘法器复用 广播频段 流水线结构 多相滤波 数据验证
年,卷(期) 2020,(9) 所属期刊栏目 通信与信息工程
研究方向 页码范围 10-13,20
页数 5页 分类号 TN914.3-34
字数 语种 中文
DOI 10.16652/j.issn.1004-373x.2020.09.003
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 龚晓峰 四川大学电气信息学院 79 565 12.0 21.0
2 雒瑞森 四川大学电气信息学院 17 16 2.0 4.0
3 罗立宇 四川大学电气信息学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (51)
共引文献  (12)
参考文献  (8)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1998(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(4)
  • 参考文献(0)
  • 二级参考文献(4)
2012(8)
  • 参考文献(0)
  • 二级参考文献(8)
2013(4)
  • 参考文献(0)
  • 二级参考文献(4)
2014(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(5)
  • 参考文献(0)
  • 二级参考文献(5)
2017(7)
  • 参考文献(1)
  • 二级参考文献(6)
2018(10)
  • 参考文献(7)
  • 二级参考文献(3)
2019(4)
  • 参考文献(0)
  • 二级参考文献(4)
2020(2)
  • 参考文献(0)
  • 二级参考文献(2)
2020(2)
  • 参考文献(0)
  • 二级参考文献(2)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
信道化接收机
乘法器复用
广播频段
流水线结构
多相滤波
数据验证
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
总被引数(次)
135074
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导