基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
面向高速串行接口应用,设计了一款25 Gibit/s的大摆幅电压模逻辑发送器.输出驱动器由3个相同的子驱动器并联而成,且每个子驱动器都包含依据二进制权重递增的5个驱动单元,从而实现32种不同的去加重控制.为了得到优化的均衡方案,且消除码间串扰的影响,提出了一种基于脉冲响应的后均衡分析策略.同时采用自偏置稳压器稳定电源电压,以提高发送器的信号完整性.发送器基于TSMC 40 nm工艺仿真,版图面积为132p.m×53pm.后仿真结果表明,发送器工作在25 Gibit/s时,差分输出眼图高达1.2 V,抖动为2.55 ps,功耗为16.2 mW.
推荐文章
一种新型低电压LVDS发送器设计
LVDS发送器
低电压设计
预加重
MIL-STD-1553B总线发送器IP核设计
MIL-STD-1553B
总线发送器
IP核
FPGA
一种用于光通信的高速LVDS发送器设计
低压差分信号
发送器
共模反馈
一种适用于高速串行数据通信的发送器设计
高速串行数据发送器
锁相环
8B/10B编码
BiCMOS工艺
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一款25 Gibit/s低抖动大摆幅电压模逻辑发送器
来源期刊 半导体技术 学科 工学
关键词 电压模逻辑发送器 去加重 稳压器 均衡 码间串扰
年,卷(期) 2021,(2) 所属期刊栏目 半导体集成电路
研究方向 页码范围 111-116,123
页数 7页 分类号 TN432
字数 语种 中文
DOI 10.13290/j.cnki.bdtjs.2021.02.003
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2021(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
电压模逻辑发送器
去加重
稳压器
均衡
码间串扰
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体技术
月刊
1003-353X
13-1109/TN
大16开
石家庄179信箱46分箱
18-65
1976
chi
出版文献量(篇)
5044
总下载数(次)
38
论文1v1指导