基于FPGA的ASIC芯片抗辐射性能评估系统

• 作者: 刘海静 王正 单毅 董业民
• 来源期刊: 半导体技术
• 关键词: 专用集成电路(ASIC) 抗辐射 现场可编程门阵列(FPGA) 单粒子翻转(SEU) 性能评估
• 年，卷（期）: 2021,（3）
• 所属期刊栏目: 半导体检测与设备|Semiconductor Testing and Equipment
• 页码范围: 249-254
• 页数: 6页
• 分类号: TN492|TN407
• 语种: 中文
• DOI: 10.13290/j.cnki.bdtjs.2021.03.013

摘要

针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统.该系统基于FPGA 高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC 时序、内部状态及大致的内部路径位置的能力.对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV.cm2.mg-1的线性能量转移阈值下,该系统能自动判别没有发生SEU 事件.目前,该系统已成功应用于自研高可靠性ASIC 芯片抗辐射性能的评估.