基于FPGA并行+拆分查找表分布式高阶FIR的设计与实现

• 作者: 柴乾隆
• 来源期刊: 测控技术
• 关键词: FPGA FIR滤波器 查找表 幅频特性
• 年，卷（期）: 2021,（6）
• 所属期刊栏目: 数据采集与处理
• 页码范围: 85-89,99
• 页数: 6页
• 分类号: TP3|TN713
• 语种: 中文
• DOI: 10.19708/j.ckjs.2021.06.015

摘要

为了整合串行、并行、拆分查找表三种主要分布式算法在存储器占用和时钟周期利用上的优缺点,提出了一种利用并行+拆分查找表分布式算法实现高阶FIR滤波器的方法.对分布式算法的串行、并行和拆分查找表结构进行比较说明,通过分析计算,阐述了新提出的并行+拆分查找表分布式算法的优势.介绍了以FPGA为核心器件及其他国产元器件搭建实现的系统硬件电路,元器件国产化率高达100％.同时,利用Matlab软件进行理论仿真,最后应用网络分析仪测试高阶FIR滤波器的幅频特性,验证了该算法的有效性和实时性.