基于国产化平台的多路千兆以太网接口设计与实现

• 作者: 戴玲琳 罗劼夫
• 来源期刊: 通信技术
• 关键词: 国产化 多路千兆以太网接口 FPGA 时钟资源优化 时序优化
• 年，卷（期）: 2021,（7）
• 所属期刊栏目: 工程与应用|Engineering & Application
• 页码范围: 1794-1799
• 页数: 6页
• 分类号: TN927
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2021.07.038

摘要

千兆以太网通信接口国产化是网络通信设备实现自主可控的第一步,也是应用最广泛的技术之一.考虑到国产化平台成本因素,采用较低成本的CPU和FPGA实现多路以太网接口交互平台.若按照标准设计,多路接口设计在较低规格FPGA中会出现时钟资源欠缺和时序不稳定现象.针对该问题,将接收时钟共享、相位取反、时序优化以及相位偏移调整等多种方式相结合,解决时钟资源和时序不稳定问题,实现了国产化FPGA与CPU多路千兆以太网接口交互平台.