基于HLS的LDPC译码设计与实现

• 作者: 杨伟 李慧 张鹏 韩星
• 来源期刊: 计算机与网络
• 关键词: LDPC 译码算法 FPGA HLS
• 年，卷（期）: 2021,（13）
• 所属期刊栏目: 技术论坛
• 页码范围: 66-69
• 页数: 4页
• 分类号: TN911
• 语种: 中文
• DOI: 10.3969/j.issn.1008-1739.2021.13.050

摘要

针对低密度奇偶校验码(Low Density Parity Check Code,LDPC)码长长、码率多、校验矩阵复杂,导致FPGA开发难度大、开发周期长等问题.在对LDPC校验矩阵和译码算法深入分析基础上,提出了一种基于HLS的LDPC设计与实现方案.基于HLS开发流程完成了LDPC译码的RTL实现,详细说明了开发过程的关键问题及优化办法.与常规HDL开发流程相比,基于HLS开发的LDPC译码吞吐率更高,时序更好,且便于后期移植和升级.