基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了采用ByteBlaster MV方式在电路板上自制下载电路的方法,并使用并行端口下载线来连接此电路板和PC机的并行端口,从而达到简化CPLD的开发过程,缩短整个设计周期的目的.
推荐文章
并行测试端口间隔离电压的测试研究
并行测试
隔离电压
共地隔离
自动加载
二分法
基于虚拟存储器的USB下载线设计
虚拟存储器
下载线
USB
单片机
避雷线预绞丝端口的电磁损耗分布分析
避雷线
预绞丝
电磁损耗
相对磁导率
绞线绞合参数
EPP增强型并行端口IP核的VLSI设计
EPP并口
IP核
VLSI
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 ByteBlasterMV并行端口下载线应用
来源期刊 武汉化工学院学报 学科 工学
关键词 并行端口 下载线 电路板 芯片 MAX+PLUSII
年,卷(期) 2001,(3) 所属期刊栏目
研究方向 页码范围 83-85
页数 3页 分类号 TP391.9
字数 1204字 语种 中文
DOI 10.3969/j.issn.1674-2869.2001.03.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨君 武汉科技大学信息科学与工程学院 37 183 8.0 12.0
2 王兰 武汉科技大学信息科学与工程学院 11 92 4.0 9.0
3 李炳生 武汉科技大学信息科学与工程学院 8 48 4.0 6.0
4 胥洋央 武汉科技大学信息科学与工程学院 2 9 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2001(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
并行端口
下载线
电路板
芯片
MAX+PLUSII
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
武汉工程大学学报
双月刊
1674-2869
42-1779/TQ
大16开
武汉市江夏区流芳大道特1号,武汉工程大学流芳校区,西北区1号楼504学报编辑部收
1979
chi
出版文献量(篇)
3719
总下载数(次)
13
总被引数(次)
21485
论文1v1指导