基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文对数字逻辑电路关于同步时序逻辑电路设计的关键步骤中,引入代数理论辅助设计作了一些探讨,并用实例表明这样的努力使设计过程得到了大大的简化.
推荐文章
时序逻辑电路设计时的状态化简
状态等效
等效类
隐含表
基于可编程计数器的时序逻辑电路设计
可编程计数器
二进制时序
非二进制时序
逻辑设计
同步时序逻辑电路设计方法改进
卡诺图
激励方程
次态方程
状态表
状态图
一种基于时序逻辑电路的延时开关设计
时序逻辑电路
延时开关
状态机化简
D触发器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 代数理论在同步时序逻辑电路设计中的应用
来源期刊 玉林师范学院学报(自然科学) 学科 数学
关键词 同步时序逻辑电路设计 代数理论 J-K触发器
年,卷(期) 2001,(3) 所属期刊栏目 数学
研究方向 页码范围 15-16
页数 2页 分类号 O15
字数 1661字 语种 中文
DOI 10.3969/j.issn.1004-4671.2001.03.005
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2001(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
同步时序逻辑电路设计
代数理论
J-K触发器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
玉林师范学院学报
双月刊
1004-4671
45-1300/Z
大16开
广西玉林市教育东路1303号
1979
chi
出版文献量(篇)
3991
总下载数(次)
9
论文1v1指导