VXI总线从模块时序控制器的VHDL语言设计

• 作者: 张亮 王军伟 王建林
• 来源期刊: 北京化工大学学报(自然科学版)
• 学科: 工学
• 关键词: VXI总线 异步状态机 MEALY状态机 VHDL语言
• 年，卷（期）: 2002,（6）
• 所属期刊栏目: 研究论文
• 页码范围: 61-63,67
• 页数: 4页
• 分类号: TP216
• 字数: 2037字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-4628.2002.06.015

摘要

介绍了VXI总线从模块时序控制器的动作过程及其特点,并基于VHDL硬件描述语言,用异步MEALY状态机的方法进行VXI总线寄存器基接口的时序控制器的设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建林	北京化工大学信息科学与技术学院	107	1185	19.0	31.0
2	张亮	北京化工大学信息科学与技术学院	21	66	4.0	7.0
3	王军伟	北京化工大学信息科学与技术学院	1	3	1.0	1.0