小面积低功耗掩膜ROM ASIC设计

• 作者: 崔嵬 李昀 陈禾 韩月秋
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: CMOS工艺 只读存贮器(ROM) 低功耗 译码器 灵敏放大器
• 年，卷（期）: 2002,（6）
• 所属期刊栏目: 科研通信
• 页码范围: 934-936
• 页数: 3页
• 分类号: TP333
• 字数: 2517字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2002.06.044

摘要

本文介绍了一种利用0.6μm单硅双铝双阱CMOS工艺实现的4Kbit掩膜ROM专用集成电路设计(ASIC).ROM单元应用串行结构,整个芯片的面积为0.082mm2.在5伏电源下,功率延迟积为0.036PJ/bit,最大工作电流为1.2mA,最大静态漏电流为0.1μA.采用一种新颖的灵敏放大器有效地提高了ROM的访问速度,ROM的访问时间为36ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩月秋	北京理工大学电子工程系	100	1508	19.0	35.0
2	陈禾	北京理工大学电子工程系	62	493	15.0	19.0
3	崔嵬	北京理工大学电子工程系	35	237	10.0	13.0
4	李昀	北京理工大学电子工程系	2	3	1.0	1.0