基于一位全加器三变量逻辑函数的查表综合

• 作者: 伍银儿 周畅 陈偕雄
• 来源期刊: 浙江大学学报(理学版)
• 学科: 工学
• 关键词: 全加器 逻辑综合 对称函数 函数分类 VLSI LSI 触发器
• 年，卷（期）: 2003,（5）
• 所属期刊栏目: 电子科学、计算机技术
• 页码范围: 518-523
• 页数: 6页
• 分类号: TP331|TN431
• 字数: 3633字
• 语种: 中文
• DOI: 10.3321/j.issn:1008-9497.2003.05.011

摘要

通过对1个一位全加器3个输入端不同的组合,可以实现与门、或门、非门、同或门及异或门,因此全加器在数字逻辑电路中有着重要的作用.本文在介绍全加器的基础上提出了用查表法设计基于一位全加器实现任意三变量函数的组合电路和时序电路.在与传统的与非门/或非门的比较中,它显示了优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈偕雄	浙江大学信息与电子工程系	139	691	12.0	17.0
2	伍银儿	浙江大学信息与电子工程系	5	13	2.0	3.0
3	周畅	浙江大学信息与电子工程系	4	57	2.0	4.0