基于RRA M的运用MIG逻辑设计的加法器电路

• 作者: 刘文楷 张锋 戴澜 范冬宇
• 来源期刊: 微电子学与计算机
• 关键词: 阻变随机存储器 多数表决器逻辑 存储器计算 加法器
• 年，卷（期）: 2017,（12）
• 页码范围: 50-54
• 页数: 5页
• 分类号: TN431.2
• 语种: 中文

摘要

本文采用SMIC 0.18μm CMOS工艺,设计了一种基于阻变随机存储器(RRAM)的加法器电路.区别于传统的蕴含逻辑(IMP)型加法器,本设计选取新型的多数表决器逻辑(Majority-Inverter Graph,MIG)实现加法运算.文中设计并验证了基于M IG逻辑的一位全加器的全部运算,证明了新逻辑在存储器计算方面的可行性.与传统RRAM一位全加器相比较,本设计的一位全加器因为采用新的逻辑方法使得RRAM多个单元可以并行进行数据操作,从而减少了运算步骤,及原有冗长运算引起的误差,有效提高了运算速度,为存储器内部计算提供了新的思路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘文楷	北方工业大学电子信息与工程学院	32	108	6.0	9.0
2	张锋	中国科学院微电子研究所微电子重点研究室	59	509	10.0	21.0
3	戴澜	北方工业大学电子信息与工程学院	49	87	4.0	8.0
4	范冬宇	北方工业大学电子信息与工程学院	1	1	1.0	1.0