原文服务方: 微电子学与计算机       
摘要:
设计了一个与静态电路兼容的64位动态加法器,采用嵌入逻辑的动态触发器,以及多相位时钟技术,实现了与上、下级静态电路的接口.在加法器内部采用稀疏先行进位策略平衡逻辑路径长度以降低内部负载,提高性能.在STMicro 90nm CMOS工艺下,该加法器可工作在4GHz时钟下,功耗45.9mW.
推荐文章
64位整数加法器的设计与实现
并行前缀加法器
多米诺逻辑
偏斜逻辑
功耗延时积
一种高速浮点加法器的设计实现
浮点加法器
进位链
优化
一种自定时的前置进位加法器设计
加法器
自定时
多米诺
前置进位
支持短向量的32位快速加法器设计
短向量
加法器
并行前缀
进位链
时序
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种静态电路兼容的4GHz 64位动态加法器设计
来源期刊 微电子学与计算机 学科
关键词 加法器 先行进位 动态电路
年,卷(期) 2008,(3) 所属期刊栏目
研究方向 页码范围 159-162
页数 4页 分类号 TP31
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (4)
同被引文献  (6)
二级引证文献  (1)
1973(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
加法器
先行进位
动态电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导