一种快速浮点加法器的设计与优化方法

• 作者: 付宇卓 刘哲
• 来源期刊: 微电子学与计算机
• 关键词: 浮点加法器 PN编码 四舍五入 并行前缀加法器
• 年，卷（期）: 2004,（12）
• 页码范围: 210-213
• 页数: 4页
• 分类号: TN47
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2004.12.055

摘要

本文提出了一种快速单精度浮点加法器的设计方法,重点介绍了该浮点加法器所采用的各种优化技术,如双数据通道划分、3级流水线结构、PN编码、简化的四舍五入模式及并行前缀加法器等,使得该浮点加法器的频率能够达到300MHz,能在高性能浮点DSP中得到很好的应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	刘哲	上海交通大学微电子学院	5	15	3.0	3.0