基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
该文针对高频雷达信号处理机中多通道模拟信号的数据采集要求,基于SHARC处理器设计了一块32通道的实时数据采集板.给出了系统框图、FPGA设计功能框图以及相关的抗干扰措施等.
推荐文章
基于FPGA的高速实时数据采集系统设计
数据采集系统
FPGA
DSP
FIFO
四通道高速数据采集系统设计
高速数据采集
高速ADC
FPGA
高速PCB
基于FPGA的高速实时数据采集系统设计
FPGA
Verilog HDL
FIFO
数据采集
基于USB 2.0的高速实时数据采集系统设计
USB 2.0
数据采集
固件
驱动
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于SHARC的32通道高速实时数据采集板的设计
来源期刊 无线电工程 学科 工学
关键词 数据采集 SHARC 高频雷达 VME总线
年,卷(期) 2003,(8) 所属期刊栏目 电子对抗技术
研究方向 页码范围 36-37,55
页数 3页 分类号 TN97
字数 2362字 语种 中文
DOI 10.3969/j.issn.1003-3106.2003.08.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张庆祥 6 9 2.0 2.0
2 孙德丰 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数据采集
SHARC
高频雷达
VME总线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
无线电工程
月刊
1003-3106
13-1097/TN
大16开
河北省石家庄市174信箱215分箱
18-150
1971
chi
出版文献量(篇)
5453
总下载数(次)
12
总被引数(次)
20875
论文1v1指导