同步和异步时序逻辑电路统一设计的新方法

• 作者: 张继军
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 时序电路 转换系统 触发器 激励条件
• 年，卷（期）: 2003,（17）
• 所属期刊栏目: 开发设计
• 页码范围: 136-138,152
• 页数: 4页
• 分类号: TP331.1
• 字数: 4377字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2003.17.046

摘要

介绍了一种新的时序电路的设计理论与方法,实现了同步、异步电路的设计过程的统一.该方法的特点是直接从时序电路的状态转换图(STD)获得触发器的激励条件和时钟脉冲;设计原理简单,易于理解,使设计更直观清楚,比传统方法简便、快捷,避免了对状态方程、驱动方程的复杂计算;该设计方法过程可以采用程序实现,实现了时序电路设计的程序化、自动化.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张继军	山东农业大学理学院	25	123	7.0	9.0