方位降采样滤波器设计和FPGA实现

• 作者: 沈福民 王虹现 靖岗
• 来源期刊: 航空计算技术
• 关键词: SAR降采样滤波器 现场可编程门阵列 窗函数 Verilog
• 年，卷（期）: 2004,（4）
• 所属期刊栏目: 计算机应用
• 页码范围: 64-67
• 页数: 4页
• 分类号: TN957.51
• 语种: 中文
• DOI: 10.3969/j.issn.1671-654X.2004.04.019

摘要

在SAR(合成孔径雷达)雷达实时信号处理中,为了降低运算量且不影响成象质量,通常需要对输入的距离-方向二维数据在方位上做降采样和滤波处理.为了满足实时处理的需要,本文提出了一种将降采样和方位滤波相结合的设计,以及利用窗函数设计滤波器系数的方法,运用硬件描述语言Verilog HDL构造了一种用现场可编程门阵列FPGA实现降采样滤波器的电路结构,并分析了其性能.该降采样滤波器的降采样率和滤波器阶数可变,可适应多种场合的需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	沈福民	西安电子科技大学雷达信号处理重点实验室	21	133	8.0	11.0
2	王虹现	西安电子科技大学雷达信号处理重点实验室	24	334	10.0	18.0
3	靖岗	西安电子科技大学雷达信号处理重点实验室	1	15	1.0	1.0