万兆以太网物理层编码芯片设计

• 作者: 周忻 朱恩 王志功 费瑞霞 赵文虎
• 来源期刊: 数据采集与处理
• 学科: 工学
• 关键词: 64 b/66 b编码 并行处理方法 扰码器 变速箱
• 年，卷（期）: 2004,（1）
• 所属期刊栏目: 研究简报
• 页码范围: 95-98
• 页数: 4页
• 分类号: TN722.7
• 字数: 2431字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-9037.2004.01.020

摘要

提出了一种并行处理的编解码方案.采用这种方案,设计了万兆以太网10 G BASE-R标准的物理编码子层发送端芯片.芯片由64 b/66 b编码、扰码和变速箱3部分组成.考虑到测试问题,该芯片内置了伪随机码数据源.这种方案的优点是逻辑简单、速度快.芯片采用TSMC 0.18 μm CMOS工艺,用全定制方式实现.芯片引脚分布时参照PLCC48规格.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
3	赵文虎	东南大学射频与光电集成电路研究所	11	113	6.0	10.0
4	费瑞霞	东南大学射频与光电集成电路研究所	6	87	4.0	6.0
5	周忻	东南大学射频与光电集成电路研究所	3	14	2.0	3.0