万兆以太网物理层解码电路设计

• 作者: 朱恩 王志功 费瑞霞 赵文虎
• 来源期刊: 南京师范大学学报(工程技术版)
• 学科: 工学
• 关键词: 64B/66B码 解码 并行处理方法 解扰器 同步
• 年，卷（期）: 2003,（4）
• 页码范围: 75-78
• 页数: 4页
• 分类号: TN722.7
• 字数: 2155字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-1292.2003.04.020

摘要

采用0.18um CMOS工艺设计了万兆以太网10G BASE-R标准的物理层电路芯片.该芯片接收16路644.53Mb/s的并行数据,输出72路156.25Mb/s的并行数据.电路采用并行处理方式.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
3	赵文虎	东南大学射频与光电集成电路研究所	11	113	6.0	10.0
4	费瑞霞	东南大学射频与光电集成电路研究所	6	87	4.0	6.0