用Verilog HDL设计数字电路过程中的两个问题

• 作者: 孙承松 张钟文
• 来源期刊: 沈阳工业大学学报
• 学科: 工学
• 关键词: 硬件描述语言 数字电路 建模 语句执行顺序 设计
• 年，卷（期）: 2005,（5）
• 所属期刊栏目: 信息科学与工程
• 页码范围: 562-566
• 页数: 5页
• 分类号: TN402
• 字数: 2597字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1646.2005.05.022

摘要

Verilog HDL广泛应用于数字电路设计,但在实际电路设计过程中也存在一些问题.主要对语句执行顺序和建模问题进行分析讨论,在建模问题中较详细地讨论了十六位乘法器建模、行为描述建模、状态建模和30s建模.在此基础上,指出了解决这两个重要问题的关键是明白设计要求,看清电路自身特点,抓住问题的关键点.此研究为今后用Verilog HDL设计数字电路的工作提供了一定借鉴.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙承松	沈阳工业大学信息科学与工程学院	17	134	6.0	11.0
2	张钟文	沈阳工业大学信息科学与工程学院	1	0	0.0	0.0