FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

• 作者: 闫海刚 陈俊
• 来源期刊: 四川理工学院学报（自然科学版）
• 学科: 工学
• 关键词: FIR数字滤波器 FPGA 硬件资源 实现结构
• 年，卷（期）: 2005,（1）
• 页码范围: 22-25
• 页数: 4页
• 分类号: TN713+.7
• 字数: 35字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-1549.2005.01.007

摘要

文章提出了一种新的FIR数字滤波器硬件实现结构.这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用.文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈俊	电子科技大学电子工程系	7	31	3.0	5.0
2	闫海刚	电子科技大学电子工程系	2	3	1.0	1.0